OT805_IT640

Summary tables

Processor inbound connections

Eta → Phi ↓	1	2	3	4	5	6
1	414	455	412	414	454	414
2	419	458	420	423	457	419
3	419	457	420	423	458	419
4	414	454	412	414	455	414
5	414	454	412	414	453	414
6	414	455	411	414	454	414
7	414	454	411	414	455	414
8	414	453	412	414	454	414
Total							20564

Processor shared inbound connections

Map of the shared processor connections (on the diagonal unshared connections are reported)

Eta → Phi ↓	t1,1	t1,2	t1,3	t1,4	t1,5	t1,6	t1,7	t1,8	t2,1	t2,2	t2,3	t2,4	t2,5	t2,6	t2,7	t2,8	t3,1	t3,2	t3,3	t3,4	t3,5	t3,6	t3,7	t3,8	t4,1	t4,2	t4,3	t4,4	t4,5	t4,6	t4,7	t4,8	t5,1	t5,2	t5,3	t5,4	t5,5	t5,6	t5,7	t5,8	t6,1	t6,2	t6,3	t6,4	t6,5	t6,6	t6,7	t6,8
t1,1	135
t1,2	115	139
t1,3		120	139
t1,4			115	135
t1,5				123	135
t1,6					115	142
t1,7						110	142
t1,8	123						115	135
t2,1	91	24						26	141
t2,2	24	93	24						123	146
t2,3		24	92	23						98	146
t2,4			23	90	26						122	141
t2,5				26	91	24						109	141
t2,6					24	91	20						123	146
t2,7						20	90	23						91	146
t2,8	26						23	90	109						122	141
t3,1									101	33						27	113
t3,2									33	101	22						124	116
t3,3										22	101	33						93	116
t3,4											33	101	27						124	113
t3,5												27	100	33						94	114
t3,6													33	100	19						124	118
t3,7														19	100	33						75	118
t3,8									27						33	100	94						124	114
t4,1																	90	28						22	119
t4,2																	28	95	26						125	122
t4,3																		26	95	28						94	122
t4,4																			28	90	22						125	119
t4,5																				22	90	28						94	120
t4,6																					28	90	16						125	124
t4,7																						16	90	28						76	124
t4,8																	22						28	90	94						125	120
t5,1																									90	30						24	146
t5,2																									30	91	20						122	151
t5,3																										20	91	30						98	151
t5,4																											30	90	24						123	146
t5,5																												24	89	30						109	146
t5,6																													30	90	17						122	151
t5,7																														17	90	30						91	151
t5,8																									24						30	89	109						123	146
t6,1																																	90	23						26	135
t6,2																																	23	92	24						115	139
t6,3																																		24	93	24						120	139
t6,4																																			24	91	26						115	135
t6,5																																				26	90	23						123	135
t6,6																																					23	90	20						115	142
t6,7																																						20	91	24						110	142
t6,8																																	26						24	91	123						115	135

Columns and rows both report trigger towers, in the format 't Eta# , Phi#'. Each table cell contains the number of connections the TT on the column shares with the TT on the corresponding row. On the diagonal the number of unshared (i.e. belonging to a single TT) connections for each TT is reported.

Processor inbound bandwidth Gbps

Eta → Phi ↓	1	2	3	4	5	6
1	0.000	0.000	0.000	0.000	0.000	0.000
2	0.000	0.000	0.000	0.000	0.000	0.000
3	0.000	0.000	0.000	0.000	0.000	0.000
4	0.000	0.000	0.000	0.000	0.000	0.000
5	0.000	0.000	0.000	0.000	0.000	0.000
6	0.000	0.000	0.000	0.000	0.000	0.000
7	0.000	0.000	0.000	0.000	0.000	0.000
8	0.000	0.000	0.000	0.000	0.000	0.000
Total							0.000

Processor inbound stubs per event

Eta → Phi ↓	1	2	3	4	5	6
1	117565174.342	78234747.894	72793137.548	72840741.433	78140462.143	117565174.342
2	120960346.576	80068461.459	78438470.166	78523738.415	79974175.708	120960346.576
3	120960346.576	79974175.708	78438470.166	78523738.415	80068461.459	120960346.576
4	117565174.342	78140462.143	72793137.548	72840741.433	78234747.894	117565174.342
5	117565174.342	77900478.855	72793137.548	72840741.433	77806193.103	117565174.342
6	117565174.342	78234747.894	72755473.183	72840741.433	78140462.143	117565174.342
7	117565174.342	78140462.143	72755473.183	72840741.433	78234747.894	117565174.342
8	117565174.342	77806193.103	72793137.548	72840741.433	77900478.855	117565174.342
Total							4339275299.126

Module outbound connection maps

Map of the number of connections to trigger processors per module (eta section)

Map of the number of connections to trigger processors per barrel module (phi section)

Map of the number of connections to trigger processors per endcap module (phi section)

layouts